在边缘智能技术爆发式发展的当下，微控制器（MCU）作为物联网（IoT）终端的核心计算单元，正承担着越来越多的本地深度学习推理任务。从工业设备的实时故障诊断到可穿戴设备的健康监测，从智能家居的环境感知到智慧城市的终端数据处理，MCU 端的智能推理已成为推动 “万物互联” 走向 “万物智能” 的关键支撑。IoT Analytics 数据显示，2024 年全球物联网 MCU 市场规模达 51 亿美元，预计到 2030 年将增长至 73.2 亿美元，年复合增长率达 6.3%，而全球物联网连接设备安装基数将突破 400 亿台。这一庞大的市场需求背后，是 MCU 端深度神经网络（DNN）部署的核心矛盾 —— 有限的硬件资源与日益复杂的智能任务之间的巨大鸿沟。香港科技大学（广州）团队提出的 AdaptQNet 框架，于 2025 年 MobiCom 会议发表相关研究成果，通过硬件精准建模、混合精度自适应配置、两阶段神经架构搜索（NAS）与异构协同调度的深度融合，为这一矛盾提供了突破性解决方案。
一、MCU 端 DNN 推理的技术瓶颈与行业挑战
MCU 的资源约束特性使其成为 DNN 部署的 “极限场景”。与移动端、云端设备相比，主流 MCU 的片上内存（SRAM）通常仅为几十 KB 到几 MB，Flash 存储容量也多在 1-16MB 之间，计算能力更是相差数个数量级 —— 以广泛应用的 STM32H747 为例，其主核心 Cortex-M7 的最高主频为 480MHz，辅助核心 Cortex-M4 为 240MHz，即便搭载浮点运算单元（FPU），整体算力仍远低于手机 SoC 或边缘计算盒。在这样的硬件条件下，DNN 推理面临三重核心挑战：
（一）精度与效率的失衡困境
传统 MCU 端 DNN 优化依赖整数量化（INT2-INT8）技术，通过降低数据精度压缩模型体积、提升计算速度，但这种方式往往导致显著的精度损失。例如，采用 INT4 量化的 MobileNetV2 模型在 CIFAR-10 数据集上的准确率较全精度模型下降可达 8%-12%。更关键的是，多数方案未充分利用 MCU 普遍集成的 FPU——STM32H747 的 M7 核心启用 FPU 后，Conv 算子延迟可从 196.97ms 降至 19.70ms，接近 INT8 精度的执行效率，而这一硬件潜能长期被整数量化方案忽视。同时，不同层对精度的敏感度差异巨大，如 SE-reduce 模块等关键层对低精度量化极为敏感，而普通 Conv 层则具备较强的抗干扰能力，单一精度配置无法实现全局最优。
（二）异构资源的利用不足
当前主流 MCU 已呈现多核化、多处理单元集成的异构趋势，如 STM32H747 的 “M7+M4” 双核心架构、瑞萨 RA8P1 搭载的 Cortex-M85/M33 双核心与 Ethos-U55 NPU 组合等。这些异构资源（ALU/FPU、多核心、专用加速器）的计算特性差异显著：M7 核心擅长高性能浮点运算，M4 核心适合低功耗整数处理，FPU 则针对浮点计算进行了硬件优化。但现有方案要么仅利用单一核心，要么采用简单的任务拆分，未建立基于任务特性的资源分配机制，导致多核通信开销抵消并行收益，异构优势难以发挥。此外，MCU 的存储系统也存在异构特性 ——Flash 作为非易失性存储，访问速度较慢但容量较大；RAM 作为挥发性存储，访问速度快但容量有限，而传统优化未区分二者约束，常出现资源过度预留或不足的问题。
（三）搜索空间的爆炸难题
混合精度配置与多核并行的结合，使得模型优化的搜索空间呈指数级增长。一个包含 10 层的网络，若每层有 4 种精度选择（INT2/4/8、FP16），仅精度配置就有 4¹⁰=1048576 种可能；若再加入多核分配策略，搜索空间将进一步扩大。传统 NAS 方案如 HAQ 未适配 MCU 的硬件特性，搜索过程中未考虑 Flash/RAM 约束、跨核通信开销等关键因素，导致搜索出的模型难以落地；而手动优化则依赖工程师经验，不仅效率低下，还难以找到全局最优解。
（四）行业技术的现有局限
现有相关研究未能形成系统性解决方案：单一整数量化方案（如 QuantMCU）和整数混合精度方案（如 MCU-MixQ）仅聚焦整数域优化，未涉及 FPU 与多核资源，精度损失显著；MCU-MixQ 虽通过 SIMD 打包技术提升了低比特运算效率，但未解决浮点运算的优化问题，在关键层精度保护上存在短板。系统级优化方案（如 TinyEngine）通过内存调度优化提升了执行效率，但缺乏精度自适应调整机制，无法平衡精度与开销。主流 NAS 方案（如 MCUNet 的 TinyNAS）虽实现了两阶段搜索，但未结合混合精度与异构资源调度，搜索目标较为单一。这些不足导致 DNN 在 MCU 上的推理始终难以兼顾精度、效率与部署可行性。
二、AdaptQNet 框架的核心设计与技术创新
AdaptQNet 以 “充分释放 MCU 异构资源潜力” 为核心，构建了 “硬件建模 - 单核心 NAS - 多核心 NAS - 协同部署” 的四步实现流程，通过五大技术创新突破行业瓶颈，实现精度、效率与资源开销的动态平衡。
（一）混合 FP-INT 精度方案：精度与效率的动态平衡
AdaptQNet 首次提出面向 MCU 的混合 FP-INT 精度配置机制，打破了整数量化的单一框架。其核心思路是 “关键层保精度，普通层提效率”：对 SE-reduce 模块、网络输出层等精度敏感层，采用 FP16/32 精度保留模型表达能力；对高计算强度的 Conv 层、Depthwise Conv 层等，采用 INT4/2 精度压缩资源开销。实验表明，EfficientNet-B0 模型经该方案优化后，体积仅 3.41MB（压缩比 0.167x），准确率却达 85.7%，显著优于传统 INT8 量化方案（准确率 79.3%），接近全精度模型（准确率 86.1%）。
这一机制的底层逻辑是层特性与精度的适配规律：高计算强度层（如大卷积核 Conv 层）采用中低精度时，精度损失较小但效率提升显著；低计算强度层（如小尺寸 SE 模块）采用浮点精度时，虽增加少量开销，但能避免关键特征丢失。该设计借鉴了清华 MixQ 的混合精度思想 —— 通过分离普通数据与敏感数据（离群值）的精度配置实现近无损量化，但针对 MCU 资源特性进行了轻量化优化，无需复杂的离群值检测硬件，仅通过层类型与计算强度即可完成精度分配。
（二）两阶段差异化 NAS 框架：搜索效率的大幅提升
为解决搜索空间爆炸问题，AdaptQNet 设计了 “单核心基础搜索 + 多核心扩展优化” 的两阶段 NAS 框架，实现搜索精度与效率的平衡：
单核心 NAS 阶段：构建覆盖多精度（INT2/4/8、FP16）的超网，通过 RAM 约束剪枝剔除资源超标的分支，再利用可微分搜索算法筛选出 “精度 - 单核心延迟” 最优的基础架构。这一阶段聚焦核心性能优化，避免多核因素干扰，搜索成本仅为传统 NAS 的 1/3。
多核心 NAS 阶段：在基础架构之上，纳入 FLASH、RAM、跨核通信开销等全维度约束，仅对 “多精度分支性能接近” 的层（如 MobileNetV2 仅 2 层、EfficientNet-B0 仅 1 层）启用多核优化，避免不必要的通信开销。实验表明，该阶段仅增加 15% 的搜索时间，却能使模型延迟再降低 20%-30%。
与 MCUNet 的 TinyNAS 相比，AdaptQNet 的两阶段搜索更聚焦异构资源适配 ——TinyNAS 侧重内存调度与网络结构的协同优化，而 AdaptQNet 则将精度配置、多核分配与网络结构纳入统一搜索空间，搜索结果更贴合 MCU 的硬件特性。
（三）MCU 硬件精准建模：约束感知的优化基础
精准的硬件建模是优化落地的前提，AdaptQNet 从三个维度实现 MCU 资源的精细化描述：
存储约束建模：区分 Flash 和 RAM 的访问特性与容量限制，Flash 按 “模型存储需求” 分配，RAM 按 “推理时峰值内存” 预留，避免传统方案中 “一刀切” 的资源预留导致的浪费。例如，针对 STM32H747 的 1MB Flash 和 1MB RAM，模型存储严格控制在 800KB 以内，峰值 RAM 占用不超过 900KB，预留 10% 的冗余空间应对动态数据波动。
延迟模型建模：通过实测建立 “算子类型 - 精度 - 延迟” 映射表，覆盖 Conv、Depthwise Conv、SE 等主流算子，精准估算任意层在不同精度下的推理延迟，误差不超过 5%。该模型考虑了 FPU 启用状态的影响 ——FP16 精度下启用 FPU 的延迟较未启用时降低 60% 以上。
通信开销建模：量化 M7 与 M4 核心的跨核通信延迟（平均每 KB 数据通信耗时 2.3μs），设计中断协同机制与共享内存管理策略，通过 OpenAMP 框架实现双核心数据高效共享，使跨核通信开销占比控制在总延迟的 5% 以内。
（四）异构协同调度策略：资源潜力的充分释放
AdaptQNet 提出基于任务特性的异构处理单元分配机制，实现 “让合适的资源做合适的任务”：
运算类型适配：重度浮点运算（如 FP16 精度的 Conv 层）分配给 M7 核心并启用 FPU，利用其 480MHz 主频与浮点硬件加速能力；轻度整数运算（如 INT4 精度的 Depthwise Conv 层）分配给 M4 核心，发挥其低功耗优势。
任务并行优化：采用 “最长运算时间优先” 的调度逻辑，使双核心任务执行时间尽可能接近，总延迟取最长运算时间而非串行叠加。例如，M7 核心执行耗时 50ms 的 FP16 Conv 层，同时 M4 核心执行耗时 48ms 的 INT4 Depthwise Conv 层，总延迟仅为 50ms，较串行执行减少 49%。
存储协同优化：结合新型存储器特性，将模型权重存储在 MRAM 中（写入速度比传统 Flash 快 15 倍），推理时的中间数据存储在 TCM RAM 中（访问延迟低至 ns 级），进一步提升执行效率。
这一调度策略与瑞萨 RA8P1 的异构协同思路相通，但更侧重软件层面的自适应优化，无需依赖专用 NPU 硬件，适配性更广，可兼容 STM32、NXP 等主流 MCU 平台。
（五）低功耗优化增强：边缘场景的实用适配
针对 MCU 多为电池供电的应用场景，AdaptQNet 融入了动态功耗管理机制：根据推理任务的复杂度动态调整核心主频，轻负载时将 M7 核心主频从 480MHz 降至 240MHz，M4 核心从 240MHz 降至 120MHz，结合深度睡眠模式，使推理过程的平均功耗降低 35% 以上。这一设计契合了物联网 MCU 的低功耗趋势 ——NXP MCX L 系列通过动态电压调整实现了 50% 的功耗降低，而 AdaptQNet 则从软件层面进一步挖掘了功耗优化空间。
三、实验验证与性能表现
AdaptQNet 的实验基于 STM32H747 双核心 MCU（M7+M4）开展，该硬件平台具备 1MB Flash、1MB RAM，支持 FP32/16 双精度运算，是工业物联网与消费电子领域的主流选择。实验采用 MobileNetV2、MobileNetV3-Small、EfficientNet-B0 等典型轻量化模型，在 CIFAR-10（10 类图像分类）和 Mini-ImageNet（100 类图像分类）数据集上进行测试，并与 QuantMCU、MCU-MixQ、MCUNet 等主流方案进行对比。
（一）精度与压缩比表现
在 CIFAR-10 数据集上，AdaptQNet 优化后的 MobileNetV2 模型准确率达 92.3%，较 INT8 量化方案（88.7%）提升 3.6 个百分点，较 MCU-MixQ 的整数混合精度方案（90.1%）提升 2.2 个百分点，仅比全精度模型（92.8%）低 0.5 个百分点；模型压缩比达 6.0x，高于 MCU-MixQ 的 4.2x 和 QuantMCU 的 3.8x。在 Mini-ImageNet 数据集上，EfficientNet-B0 模型的准确率达 85.7%，显著优于其他方案，证明混合 FP-INT 精度配置在复杂数据集上的稳定性。
（二）推理效率与功耗表现
执行效率方面，MobileNetV3-Small 模型在 AdaptQNet 框架下的推理延迟为 18.7ms，较 MCU-MixQ（25.3ms）降低 26.1%，较 MCUNet（22.4ms）降低 16.5%；多核协同的优势在大模型上更为明显 ——EfficientNet-B0 的推理延迟从单核心的 42.6ms 降至双核心的 23.8ms，降低 44.1%。功耗测试显示，AdaptQNet 的平均推理功耗为 12.3mW，较传统方案降低 35% 以上，完全满足电池供电设备的长续航需求。
（三）稳定性与适配性表现
两阶段 NAS 框架的多核优化阶段仅对少数层启用多核，避免了跨核通信的额外开销，使模型延迟的波动范围控制在 ±3% 以内，显著优于简单多核拆分方案（波动范围 ±8%）。此外，AdaptQNet 还具备良好的硬件适配性 —— 在 NXP i.MX RT700（搭载 eIQ Neutron NPU）上测试时，仅需调整硬件建模参数，即可实现 89.2% 的准确率和 21.5ms 的推理延迟，证明其在不同架构 MCU 上的迁移能力。
四、行业影响与未来展望
（一）技术突破的行业价值
AdaptQNet 的创新思路为 MCU 端 DNN 推理优化提供了全新范式，其核心价值体现在三个方面：一是首次实现了 FPU、ALU 与多核心的协同优化，充分释放了 MCU 的异构资源潜力，为后续异构 MCU 的优化提供了参考；二是建立了 “硬件建模 - 算法搜索 - 系统调度” 的协同优化框架，解决了资源约束下精度与效率的平衡难题，推动了 TinyML 技术的实用化；三是轻量化的混合精度与 NAS 设计，降低了高端 AI 模型在低成本 MCU 上的部署门槛，有助于边缘智能在工业物联网、可穿戴设备等场景的规模化应用。
当前，物联网 MCU 正朝着 RISC-V 架构、低功耗、高安全、自带 NPU 的方向发展，AdaptQNet 的混合精度配置与异构调度策略可无缝适配这些趋势 —— 针对 RISC-V MCU 的指令集扩展特性，可优化混合精度算子的编译实现；针对 NPU 集成的 MCU，可将低精度整数运算分配给 NPU，浮点运算保留给 CPU 核心，进一步提升效率。
（二）未来研究方向
尽管 AdaptQNet 取得了显著突破，但仍有进一步优化的空间：一是扩展模型适配范围，当前主要针对图像分类模型，未来可探索目标检测（如 YOLO-Nano）、语音识别等任务的优化，结合端云协同推理框架（如 Mercury）实现复杂任务的分层部署；二是融入动态网络剪枝技术，根据输入数据的复杂度实时调整模型结构，进一步降低推理开销；三是适配更多架构 MCU，如 RISC-V 双核心 MCU、搭载新型存储器（PCM、MRAM）的高端 MCU，挖掘不同硬件特性的优化潜力；四是建立统一的性能评估标准，当前边缘 AI 缺乏统一的功耗 - 精度 - 延迟评估体系，未来可参与 IEEE P2868 标准制定，推动行业规范化发展。
五、结语
在边缘智能与物联网深度融合的时代，MCU 作为终端智能的核心载体，其推理性能的优化直接决定了智能应用的落地效果。AdaptQNet 通过混合 FP-INT 精度配置、两阶段 NAS 搜索、硬件精准建模与异构协同调度的创新融合，成功突破了 MCU 端 DNN 推理的精度、效率与资源约束瓶颈，为资源受限设备的智能升级提供了强有力的技术支撑。随着物联网 MCU 市场的持续增长与硬件技术的不断迭代，AdaptQNet 的设计思路将进一步赋能工业控制、智能家居、可穿戴设备等千行百业，推动边缘智能从 “可行” 走向 “普惠”，加速构建更智能、更高效的物联网生态。
